寄存器1．定義2．電路舉例 3．邏輯功能分析7.4.2 移位寄存器一、單向移位寄存器㈠　由4個(gè)維持阻塞D觸發(fā)器組成4位右移位寄存器。1．邏輯電路： 2．工作原理3．右移位寄存器的狀態(tài)表㈡　4位左移位寄存器。二、雙向移位寄存器4位雙向移位寄存器CT74LS1941．邏輯功能示意圖2．功能表3．主要功能分析7.4.3 移位寄存器的應(yīng)用一、環(huán)形計(jì)數(shù)器邏輯電路、工作原理 1．寫方程式2．狀態(tài)轉(zhuǎn)換真值表3．邏輯功能4．工作波形（在有效狀態(tài)時(shí)）。5．優(yōu)缺點(diǎn)：二、扭環(huán)計(jì)數(shù)器同環(huán)形計(jì)數(shù)器的分析過程7.4.4 順序脈沖發(fā)生器一、基本概念二、由環(huán)形計(jì)數(shù)器實(shí)現(xiàn)三、由雙向移位寄存器CT74LS194構(gòu)成㈠　順序正脈沖㈡　順序負(fù)脈沖四、還可以用計(jì)數(shù)器+譯碼器實(shí)現(xiàn)

現(xiàn)代教學(xué)方法與手段：DLCCAI或EWB演示移位寄存器和順序脈沖發(fā)生器的邏輯功能

7.4 寄存器和移位寄存器寄存器：存放數(shù)碼、運(yùn)算結(jié)果或指令的電路。移位寄存器：不但可存放數(shù)碼，而且在移位脈沖作用下，寄存器中的數(shù)碼可根據(jù)需要向左或向右移位。一個(gè)觸發(fā)器可存儲一位二進(jìn)制代碼。n位二進(jìn)制代碼寄存器需n個(gè)觸發(fā)器。寄存器應(yīng)用舉例：1 運(yùn)算中存貯數(shù)碼、運(yùn)算結(jié)果。2 計(jì)算機(jī)的CPU由運(yùn)算器、控制器、譯碼器、寄存器組成，其中就有數(shù)據(jù)寄存器、指令寄存器、一般寄存器。課堂討論：寄存器與存儲器有何區(qū)別?寄存器內(nèi)存放的數(shù)碼經(jīng)常變更，要求存取速度快，一般無法存放大量數(shù)據(jù)。（類似于賓館的貴重物品寄存、超級市場的存包處。）存儲器存放大量的數(shù)據(jù)，因此最重要的要求是存儲容量。（類似于倉庫）7.4.1 寄存器1．定義寄存器：用以存放二進(jìn)代碼的電路。2．電路舉例 由維持阻塞D觸發(fā)器組成的4位數(shù)碼寄存器。

3．邏輯功能分析： 7.4.2 移位寄存器具有存放數(shù)碼和使數(shù)碼逐位右移或左移的電路稱作移位寄存器，又稱移存器。課堂討論：二進(jìn)制的乘除法如何實(shí)現(xiàn)?(利用了移位寄存器)移位寄存器又分為單向移位寄存器和雙向移位寄存器。

一、單向移位寄存器㈠　由4個(gè)維持阻塞D觸發(fā)器組成4位右移位寄存器。

1．邏輯電路： 4個(gè)D觸發(fā)器共用一個(gè)時(shí)鐘脈沖信號，因此為同步時(shí)序邏輯電路。數(shù)碼由最左邊的FF0的DI端串行輸入。

2．工作原理每一個(gè)觸發(fā)器的輸出→其右邊觸發(fā)器的輸入，則對應(yīng)每一個(gè)CP上升沿，數(shù)據(jù)右移一位。

3．右移位寄存器的狀態(tài)表

并行輸出方式：數(shù)碼由Q3、Q2、Q1、Q0取出

串行輸出方式：數(shù)碼從Q3取出，但需要輸入4（觸發(fā)器的個(gè)數(shù)）+4（數(shù)碼位數(shù)）個(gè)移位脈沖才能從4位寄存器中取出存放的4位數(shù)碼1011。

㈡　4位左移位寄存器。數(shù)碼由最右邊的FF3的 端串行輸入。每一個(gè)觸發(fā)器的輸出→其左邊觸發(fā)器的輸入，則對應(yīng)每一個(gè)CP上升沿，數(shù)據(jù)左移一位。

二、雙向移位寄存器

3．主要功能分析。（根據(jù)功能表分析，不寫板書）

7.4.3 移位寄存器的應(yīng)用一、環(huán)形計(jì)數(shù)器

為同步時(shí)序邏輯電路。

下面分析它的工作原理。（鞏固已經(jīng)學(xué)過的同步電路的分析方法。可簡單講分析過程，重點(diǎn)講明邏輯功能和工作波形。）1．寫方程式

2．狀態(tài)轉(zhuǎn)換真值表

3．邏輯功能①　4位環(huán)形計(jì)數(shù)器只有4個(gè)有效工作狀態(tài)，即只能計(jì)4個(gè)數(shù)。②　狀態(tài)利用率很低：由4個(gè)觸發(fā)器組成的二進(jìn)制計(jì)數(shù)器有16個(gè)不同的狀態(tài)。因此，有12個(gè)無效狀態(tài)。 ③　能夠自啟動：如由于某種原因而進(jìn)入無效狀態(tài)時(shí)，只要繼續(xù)輸入計(jì)數(shù)脈沖CP，電路就會自動返回有效狀態(tài)工作。4．工作波形（在有效狀態(tài)時(shí)）。Q0、Q1、Q2、Q3輸出的波形為一組順序脈沖（依次出現(xiàn)正脈沖），因此，環(huán)形計(jì)數(shù)器也是一個(gè)順序脈沖發(fā)生器。（本節(jié)稍后將會講到）

5．優(yōu)缺點(diǎn)：優(yōu)點(diǎn)：電路簡單。缺點(diǎn)：電路狀態(tài)利用率低，計(jì)n個(gè)數(shù)，需n個(gè)觸發(fā)器，很不經(jīng)濟(jì)。

自啟動扭環(huán)計(jì)數(shù)器，為同步時(shí)序邏輯電路。

下面分析它的工作原理。（鞏固已經(jīng)學(xué)過的同步電路的分析方法。可簡單講分析過程，重點(diǎn)講明邏輯功能、工作波形。）1．寫方程式

2．狀態(tài)轉(zhuǎn)換真值表

3．邏輯功能①　4位扭環(huán)計(jì)數(shù)器只有8個(gè)有效工作狀態(tài)，即能計(jì)8個(gè)數(shù)。②　狀態(tài)利用率較低：由4個(gè)觸發(fā)器組成的二進(jìn)制計(jì)數(shù)器有16個(gè)不同的狀態(tài)。因此，有8個(gè)無效狀態(tài)。 ③　能夠自啟動：如由于某種原因而進(jìn)入無效狀態(tài)時(shí)，只要繼續(xù)輸入計(jì)數(shù)脈沖CP，電路就會自動返回有效狀態(tài)工作。4．工作波形（在有效狀態(tài)時(shí)）。5．優(yōu)缺點(diǎn)：優(yōu)點(diǎn)：每次狀態(tài)變化只有一個(gè)觸發(fā)器翻轉(zhuǎn)，不存在競爭冒險(xiǎn)現(xiàn)象，電路比較簡單。缺點(diǎn)：電路狀態(tài)利用率不高。

7.4.4 順序脈沖發(fā)生器一、基本概念順序脈沖：指在每個(gè)循環(huán)周期內(nèi)，在時(shí)間上按一定先后順序排列的脈沖信號。順序脈沖發(fā)生器：產(chǎn)生順序脈沖信號的電路。應(yīng)用：在數(shù)字系統(tǒng)中，常用以控制某些設(shè)備按照事先規(guī)定的順序進(jìn)行運(yùn)算或操作。復(fù)習(xí)（提問）：總線傳輸時(shí)多個(gè)三態(tài)門的EN取值有何要求(順序脈沖)二、由環(huán)形計(jì)數(shù)器實(shí)現(xiàn)（需幾個(gè)順序脈沖，就用幾位環(huán)形計(jì)數(shù)器）三、由雙向移位寄存器CT74LS194構(gòu)成（以下電路只是提供一種方案，靈活使用CT74LS194，實(shí)際上還可以有更多方案。）㈠　順序正脈沖

圖7.4.6（a）所示。令＝1、D0D1D2D3＝0001、Q0＝DSL 1．先并行置數(shù)令M1M0＝11，加CP有效↑，Q0Q1Q2Q3＝D0D1D2D3＝00012．再不斷左移再令M1M0＝10 ，加CP有效↑電路開始左移操作，由Q3～Q0端依次輸出順序脈沖。3．得到順序正脈沖順序脈沖的寬度為CP的一個(gè)周期。它實(shí)際上也是一個(gè)環(huán)形計(jì)數(shù)器。㈡　順序負(fù)脈沖圖7.4.7（b）所示。令＝1、D0D1D2D3＝0111、M0＝1、Q3＝DSR 1．先并行置數(shù)加啟動負(fù)脈沖時(shí)→M1=1→M1M0＝11，加CP有效↑Q0Q1Q2Q3＝D0D1D2D3＝0111啟動脈沖結(jié)束后為高電平。2．再不斷左移由于Q0＝0→G1輸出1→G2輸出0→M1＝0即M1M0＝01，加CP有效↑電路開始右移操作，由Q0～Q3依次輸出低電平順序脈沖。3．得到順序負(fù)脈沖

四、還可以用計(jì)數(shù)器+譯碼器實(shí)現(xiàn)（提示出來，供學(xué)生思考）

現(xiàn)代教學(xué)方法與手段：DLCCAI或EWB演示移位寄存器和順序脈沖發(fā)生器的邏輯功能

關(guān)鍵詞： 模擬電路 模擬芯片 德州儀器 放大器 ADI 模擬電子